Выбор размера платы и разработка топологии платы

При разработке топологии ГИС, согласно приложению Б, за основу принимается принципиальная электрическая схема, преобразованная с учетом конструктивных особенностей плёночных и навесных элементов, а также межсоединений.

В ГИС пересечения проводников осуществляются двумя способами: через диэлектрик и под проволочными выводами активных элементов. В первом случае два проводника, в месте их пересечения, разделяются слоем диэлектрика, но за счёт этого появляются значительные паразитные ёмкости, поэтому чаще пользуются вторым методом, когда проводники проходят под выводами навесных элементов.

На топологическом чертеже плату изображают со всеми нанесёнными на нее слоями, с указанием позиционных изображений элементов в соответствии с принципиальной электрической схемой. Каждый слой обозначают соответствующей штриховкой. Контактные площадки нумеруются, начиная с левого нижнего угла чертежа.

При конструировании ГИС необходимо выполнять общие правила и ограничения:

1. навесные компоненты рекомендуется по возможности располагать рядами, параллельными сторонам платы;

2. не допускается установка навесных компонентов на плёночные конденсаторы, плёночные индуктивности и пересечения плёночных проводников;

3. не допускаются резкие изгибы и натяжение проволочных проводников. Не рекомендуется делать перегиб проволочного вывода через навесной компонент;

4. не допускается оставлять незакреплёнными участки гибких выводов длиной более 3 мм;

5. проволочные вывода навесных элементов надо стараться проводить как можно дальше друг от друга, так как они не натянуты и могут соприкоснуться, вызвав тем самым короткое замыкание.

Топологический эскиз моей ГИС имеет следующие особенности:

- самый большой навесной элемент – ИМС – расположен в левом верхнем углу;

- три транзистора VT5, VT6, VT9 расположены в левом нижнем углу, в ряд;

- транзисторы VT1, VT2, VT3, VT4 расположены группой в правом верхнем углу;

- самый большой резистор R6 расположен в центре платы, вертикально;

- контактных площадок 14, из них 9 расположены на верхней стороне платы, 5 - на нижней.

Площадь платы рассчитывают по формуле (1.33)

S = K *( +++* n ) (1.33)

где К – коэффициент использования площади платы, 2 – 3;

SRi – площадь i-го резистивного элемента;

SCi – площадь i-го емкостного элемента;

Sаэ – площадь навесного элемента;

Sкп –площадь контактной площадки;

n – число контактных площадок;

n,m,k – число резисторов, пленочных конденсаторов, и навесных компонентов.

В результате расчета топологии тонкопленочной ГИС данной электрической схемы по формуле (1.33) получается:

S = 3*(15,57+18+2,8) = 109,11мм2

Плата выбирается та, площадь которой наиболее близка к рассчитанной величине S. В соответствии с результатами расчета S по таблице 1.6 мне подходят платы №10 и № 15, их площадь равна S=120мм2. Но при разработке топологического эскиза я столкнулся с проблемой нехватки места для расположения на плате всех элементов и последующего их соединения. Это связано с особенностями схемы: элементы соединяются таким образом, что невозможно обеспечить минимальную длину плёночных проводников, а значит, проводники будут занимать слишком большую площадь. Чтобы обеспечить расположение всех элементов я выбрал большую плату с площадью 192мм2. Это плата №8, имеющая размеры 12*16мм. Данные размеры позволили обеспечить оптимальное расположение элементов на плате.

Таблица 1.6 Типоразмеры плат ГИС (размеры, мм)